Jeszcze w bieżącym roku Micron planuje rozpocząć produkcję serwerowych napędów SSD bazujących na kościach pamięci QLC NAND flash – mieszczących w każdej komórce aż 4 bity informacji.
Problemem upakowania coraz większej ilości bitów w każdej komórce pamięci jest logarytmicznie zwiększający się poziom ilości stanów elektrycznych komórki. Dla pamięci SLC mamy dwa stany, dla MLC – 4, dla TLC – 8 a dla QLC jest ich aż 16 (rycina powyżej). Powoduje to, przy jednoczesnym trendzie do zmniejszania rozmiarów komórek i ich gęstszego upakowania, znacznie zwiększające się prawdopodobieństwo przecieków elektronów z komórki do komórki. Pamiętać należy, że przy obecnym poziomie skalowania technologii znacznie ma efekt tunelowy, którego w naszym makroświecie nie obserwujemy.
Komórki muszą być więc odświeżane a o spójność informacji dbają silne algorytmy ECC. Wszystko to razem powoduje podatność komórek na szybsze uszkodzenie, co z kolei wymusza stosowanie coraz większego narzutu nadmiarowości.
De facto determinuje to, przy obecnej technologii, do stosowania pamięci QLC głównie w środowiskach WORM (jeden zapis, wielokrotny odczyt). Micron jednak zapowiada jeszcze w bieżącym roku wprowadzenie pamięci QLC NAND flash produkowanych w technologii wielowarstwowej 3D pozwalających na bezpieczne przejście minimum 1000 cykli PE. Pozwoli to na budowę napędów NVMe dla środowisk serwerowych wymagających częstych odczytów z dużymi prędkościami przy jednoczesnym stosunkowo rzadkim zapisem danych.
Źródło: Micron